次世代ウェーハ開発への挑戦
半導体デバイスの高性能化には、ナノテクノロジー(超微細化技術)を駆使した回路書き込みにおける線幅の微細化が求められます。これにより一つのICチップをより高集積化することで、超LSIなどの多様な高性能デバイスが実現できるのです。
このようなナノスケール(ナノメートル:nm:10億分の1メートル)の世界では、基板となるシリコンウェーハの平坦度、清浄度にも限りなく「ゼロ」に近い精度が要求されます。
半導体デバイスの線幅微細化の推移 |
ウェーハ平坦度改善の推移 |
近い将来、半導体デバイスの線幅は20~10nmの世代に入ると予想されます。それに伴い、シリコンウェーハへの品質要求はより厳しいものとなるのは必至です。
そして、それを450mmウェーハで実現するには・・・。
単結晶シリコンインゴット製造プロセスの刷新、ウェーハ加工技術の刷新、シリコンウェーハの機械的特性の検証など、300mmウェーハよりも高品質なウェーハを製造するために、業界全体で議論し解決すべき課題が数多くあります。
SUMCOでは、来るべき450mmウェーハ時代に備えるべく、いち早く基礎研究に着手するとともに、小規模ながら試作を始めています。






